特許

J-GLOBAL ID：200903036019317579

入力レベル可変バッファとその調整方法

発明者： 榎並 智和
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-157970
公開番号（公開出願番号）：特開平10-336013
出願日： 1997年05月30日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】CMOS構造のインバータ回路を入力バッファ回路として有する半導体集積回路において、ノイズ等を原因とする入力レベル悪化時にも、リワーク無しに容易に入力レベルを調整する構成及び方法の提供。【解決手段】CMOS構造の入力バッファ回路としてインバータ回路を有する半導体集積回路において、量産時に情報を不揮発的に格納できる記憶手段と、ソフトウェアで制御可能なレジスタを有する制御手段と、駆動できるトランジスタの数を適宜変更することにより閾値を変更できる、少なくとも1つ以上並列接続されたインバータ回路とを設け、前記記憶手段からの情報と前記制御手段の情報のうち、どちらか一方の選択された情報から閾値を変更する。

請求項（抜粋）：

CMOS構造の入力バッファ回路としてインバータ回路を有する半導体集積回路において、量産時等に、情報を、不揮発的に格納できる記憶手段と、ソフトウェアで制御可能なレジスタを有する制御手段と、駆動できるトランジスタの数を適宜変更することにより閾値が変更可能な、少なくとも1つ以上並列接続されたインバータ回路と、を備え、前記記憶手段からの情報と前記制御手段の情報のうち選択されたいずれか一方の情報により前記インバータ回路の閾値を変更する、ようにしたことを特徴とする入力バッファ回路。

IPC (3件)：

H03K 19/0185 ,  H03K 17/30 ,  H03K 17/687

FI (3件)：

H03K 19/00 101 D ,  H03K 17/30 E ,  H03K 17/687 F

引用特許：

審査官引用 (2件)

• しきい値可変バツフア回路
  公報種別：公開公報   出願番号：特願平3-190964   出願人：新日本製鐵株式会社
• 特開昭58-122771