特許
J-GLOBAL ID：200903036038355716
インバータ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-249464
公開番号（公開出願番号）：特開2002-064984
出願日： 2000年08月21日
公開日（公表日）： 2002年02月28日
要約：
【要約】【課題】 スイッチングパワー素子を短絡させることなく、安全にリセット動作を行なう。【解決手段】 リセット信号遅延回路104は、リセット信号110がオンとなった場合には、ゲートドライブ回路102をリセットするゲートドライブリセット信号114をオンするタイミングよりも、PWM発生回路101をリセットするPWMリセット信号113をオンするタイミングを所定の時間Tだけ遅らせ、リセット信号110がオフとなった場合には、PWM発生回路101をリセットするPWMリセット信号113をオフするタイミングよりも、ゲートドライブ回路102をリセットするゲートドライブリセット信号114をオフするタイミングを所定の時間Tだけ遅らせる。つまり、PWM発生回路101がリセットされている間は確実にゲートドライブ回路102をリセットしておく。
請求項（抜粋）：
PWM信号を出力するPWM発生回路と、該PWM信号をスイッチングパワー素子駆動用のゲートドライブ信号に変換するゲートドライブ回路とを備えるインバータ制御回路において、外部から入力されるリセット信号がオンとなった場合には前記ゲートドライブ回路をリセットするゲートドライブリセット信号をオンするタイミングよりも、前記PWM発生回路をリセットするPWMリセット信号をオンするタイミングを所定の時間だけ遅らせ、前記リセット信号がオフとなった場合には、前記PWMリセット信号をオフするタイミングよりも、前記ゲートドライブリセット信号をオフするタイミングを所定の時間だけ遅らせるリセット信号遅延回路をさらに備えることを特徴とするインバータ制御回路。
IPC (2件)：
FI (2件)：
H02M 7/48 M
, H02M 7/537 C
5H007AA06
, 5H007CB02
, 5H007DA06
, 5H007DC05
, 5H007EA02
, 5H007FA00
, 5H007FA06
, 5H007FA13
, 5H007FA19
, 5H007GA12
