特許
J-GLOBAL ID：200903036059987771
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096358
公開番号（公開出願番号）：特開平9-283765
出願日： 1996年04月18日
公開日（公表日）： 1997年10月31日
要約：
【要約】【目的】 製造コストの低減。リーク電流の低減。【構成】 ガラス基板1上に遮光金属膜2を形成し〔(a)図〕、その上に層間絶縁膜3を形成した後、その上にスパッタ法によりノンドープのITO膜4、リンドープITO膜5を連続して成膜する〔(b)図〕。リンドープITO膜5とITO膜4をパターニングしてソース・ドレイン電極6を形成する〔(c)図〕。薄膜トランジスタの活性層となるa-Si膜7、ゲート絶縁膜8、ゲート電極を形成するためのCr膜9aを成膜する〔(d)図〕。その後Cr膜9a、ゲート絶縁膜8、a-Si膜7をパターニングして薄膜トランジスタを形成する。
請求項（抜粋）：
透明絶縁性基板若しくはその上に形成された層間絶縁膜上に、第1の透明導電膜とその上に形成されたこれと同一パターンの第2の透明導電膜との2層構造からなる透明導電膜によりソース電極およびドレイン電極が互いに分離して形成され、前記ソース電極およびドレイン電極のそれぞれの少なくとも一部上並びに前記ソース電極-ドレイン電極間に半導体膜が形成され、該半導体膜上にゲート絶縁膜が形成され、該ゲート絶縁膜上にゲート電極が形成されている薄膜トランジスタにおいて、前記第2の透明電極膜はIII 族またはV族の不純物がドープされ前記半導体層にオーミックに接触していることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
H01L 29/78 616 K
, G02F 1/136 500
, H01L 29/78 616 V
