特許

J-GLOBAL ID：200903036074107796

半導体集積回路装置およびその製造方法

発明者： 大塚 文雄 ,  一瀬 勝彦 ,  中村 守男 ,  飯田 雅也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-128394
公開番号（公開出願番号）：特開平11-330264
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】 相対的に低いVthのトランジスタについては基板効果定数を確保し、かつ、相対的に高いVthのトランジスタについては逆短チャネル効果を防止する。【解決手段】 高VthのMIS・FETQHのチャネル不純物層7Hには、低VthのMIS・FETQLのチャネル不純物層7Lの不純物元素よりも軽い不純物元素を導入した。

請求項（抜粋）：

異なるしきい電圧を2以上有する半導体集積回路装置において、相対的に高いしきい電圧を有する第1のトランジスタにおける第1導電型のチャネル領域には、相対的に低いしきい電圧を有する第2のトランジスタにおける第1導電型のチャネル領域の不純物元素よりも軽い不純物元素を導入したことを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/8234 ,  H01L 27/06 ,  H01L 29/78

FI (2件)：

H01L 27/06 102 B ,  H01L 29/78 301 H