出力回路装置およびその設計方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-218760
公開番号（公開出願番号）：特開平8-084057
出願日： 1994年09月13日
公開日（公表日）： 1996年03月26日
要約：

【要約】【目的】半導体集積回路から外部の回路を駆動する出力バッファや、回路内部において負荷容量の大きな配線などを駆動するバッファ回路の消費電力の低減を可能とした構成を実現する共に、消費電力低減や遅延量の最小化などの特性最適化のための回路設計方法を提供する。【構成】電源Vcc側の接続されるP型MOSトランジスタ2と、グランドG側に接続されるN型MOSトランジスタ3と、トランジスタ2とトランジスタ3のドレインに接続される出力端子31と、で構成される出力回路装置において、トランジスタ2のゲートの立ち上がりに対してトランジスタ3のゲートの立ち上がりを遅らせると共に、トランジスタ2のゲートの立ち下がりに対してトランジスタ3のゲートの立ち下がりをはやめることにより、トランジスタ2とトランジスタ3の同時オンによる、電源VccからグランドGへの貫通電流を抑止する。

請求項（抜粋）：

電源に接続されるプルアップトランジスタと、グランドに接続されるプルダウントランジスタと、前記プルアップトランジスタと前記プルダウントランジスタの接続点から導出される出力端子と、前記プルアップトランジスタを前記プルダウントランジスタのオンよりも早くオフさせると共に、前記プルアップトランジスタを前記プルダウントランジスタのオフよりも遅れてオンさせる制御手段と、を備えることを特徴とする出力回路装置。

IPC (4件)：

H03K 17/16 , G06F 15/78 510 , H03K 17/687 , H03K 19/0175

FI (2件)：

H03K 17/687 F , H03K 19/00 101 F

前のページに戻る