特許
J-GLOBAL ID：200903036089022738
回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願平8-351066
公開番号（公開出願番号）：特開平10-190167
出願日： 1996年12月27日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 デジタル信号処理部からのノイズがアナログ信号処理部に混入せずノイズによる誤動作のない回路基板を提供する。【解決手段】 表面層29において、デジタル信号処理区域27とアナログ信号処理区域25とを混在させないように配置し、裏面層30においても、上記デジタル信号処理区域27の下位置にアナログ信号処理区域26が位置しないように、また上記アナログ信号処理区域25の下位置にデジタル信号処理区域28が位置しないように配置する。また内層において、上記アナログ信号処理区域25,26と上下位置関係が対応する領域を全てGND層23,24で接地する。
請求項（抜粋）：
デジタル信号とアナログ信号とを同一の基板で処理する多層回路基板において、同一層上において、デジタル信号を処理するデジタル信号処理区域とアナログ信号を処理するアナログ信号処理区域とが混在しないように回路構成要素が配置されており、他の層においても、上記デジタル信号処理区域と上下位置関係が対応する領域に上記アナログ信号処理区域が位置しないように、また上記アナログ信号処理区域と上下位置関係が対応する領域にデジタル信号処理区域が位置しないように配置されており、少なくとも他の2層において、アナログ信号処理区域と上下位置関係が対応する領域を全て接地したことを特徴とする回路基板。
IPC (3件)：
H05K 1/02
, H05K 3/46
, H05K 9/00
H05K 1/02 N
, H05K 3/46 Z
, H05K 9/00 R
