特許
J-GLOBAL ID：200903036118460537
半導体メモリセル
発明者：
出願人/特許権者：
代理人 (1件)：
菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-303774
公開番号（公開出願番号）：特開平5-121693
出願日： 1991年10月24日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 メモリセルの平面的な占有面積を大幅に縮小する。【構成】 ワード線44とビット線43の交差部においてワード線44に厚さ方向に柱状の半導体46を埋め込み、その上下両端部にソース・ドレインの拡散層48,49を形成して、ワード線44をゲート電極とするトランジスタを前記交差部に縦型に形成する。
請求項（抜粋）：
少なくともビット線とワード線と、該ワード線をゲート電極とするトランジスタを有する半導体メモリセルにおいて、ビット線とワード線とを交差して配置し、その交差部において、ワード線内に該ワード線の厚み方向に柱状半導体を埋込み、その柱状半導体の両端部にソース・ドレインの拡散層を形成することにより、前記ワード線をゲート電極とするトランジスタを前記交差部に縦型に構成したことを特徴とする半導体メモリセル。
IPC (2件)：
H01L 27/108
, H01L 27/112
H01L 27/10 325 N
, H01L 27/10 325 P
, H01L 27/10 433
