特許
J-GLOBAL ID：200903036123028252
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-255741
公開番号（公開出願番号）：特開平6-084349
出願日： 1992年08月31日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 ダイナミックメモリに設けられるセンスアンプの配列ピッチを縮小する一方で、センスアンプ間の隙間等の無駄なスペースが生じることを防止して高集積化や小チップ化を可能にする。【構成】 メモリセルMCと、このメモリセルに接続されるディジット線D1,D1* (反転側)と、これらのディジット線に接続されるセンスアンプSAとを備える半導体記憶装置において、一のメモリセルに接続されるディジット線D1,D1* を隣接する他のメモリセルのディジット線D2,D2* と交互に配列させ、かつ各メモリセルに対応されるセンスアンプSA1,SA2をディジット線方向に近接配置するとともに、各センスアンプは対応しないメモリセルのディジット線をその内部を素通しさせるようにし、各センスアンプの配列ピッチを縮小し、かつ各センスアンプ間の隙間を小さくする。
請求項（抜粋）：
メモリセルと、このメモリセルに接続される互いに対をなすディジット線と、これらのディジット線に接続されるセンスアンプとを備える半導体記憶装置において、一のメモリセルに接続される対をなすディジット線を隣接する他のメモリセルに接続される対をなすディジット線と交互に配列させ、かつ各メモリセルにそれぞれ対応されるセンスアンプをディジット線方向に近接配置するとともに、各センスアンプはそれぞれ対応しないメモリセルのディジット線をその内部を素通しさせるように構成したことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/401
, H01L 27/10 481
