特許

J-GLOBAL ID：200903036124496586

半導体装置

発明者： 浅 原 英 敏 ,  萩 原 秀 幸 ,  細 井 重 広 ,  上 野 豊 ,  越 智 雅 範
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-136175
公開番号（公開出願番号）：特開2000-332028
出願日： 1999年05月17日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 電界効果型トランジスタ等のゲート電極の抵抗を低減したものである。【解決手段】 本発明は半導体基板11にゲートフィンガー部14aとゲート給電部14bとから構成したゲート電極14を設け、このゲート電極14によりドレイン電極12とソース電極13との間を流れる電流を制御するようにした半導体装置20において、ゲートフィンガー部14aの全一側面にゲート給電部14bを接触しゲート電極14の抵抗を低減したものである。

請求項（抜粋）：

半導体基板にゲートフィンガー部とゲート給電部とから構成したゲート電極を設け、このゲート電極によりドレイン電極とソース電極との間を流れる電流を制御するようにした半導体装置において、ゲートフィンガー部の一側全面部にゲート給電部の引き出し部を接触させたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/768

FI (2件)：

H01L 29/80 F ,  H01L 21/90 B

Fターム (36件)：

5F033HH07 ,  5F033HH13 ,  5F033HH18 ,  5F033HH20 ,  5F033JJ07 ,  5F033JJ13 ,  5F033JJ18 ,  5F033JJ20 ,  5F033KK07 ,  5F033KK13 ,  5F033KK18 ,  5F033KK20 ,  5F033MM12 ,  5F033NN06 ,  5F033PP19 ,  5F033PP26 ,  5F033QQ11 ,  5F033QQ42 ,  5F033RR06 ,  5F033VV06 ,  5F033XX09 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GR04 ,  5F102GS02 ,  5F102GT01 ,  5F102GV01 ,  5F102GV03 ,  5F102GV07 ,  5F102GV08 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F102HC30