特許

J-GLOBAL ID：200903036127066841

エンハンスメント-デプレッション半導体構造及びその製造方法

発明者： マエル ハッサン ,  ボデ ピエール エム エム
出願人/特許権者： オーミック ソシエテ パール アクション サンプリフィエ
代理人 (4件)： 吉武 賢次 ,  橘谷 英俊 ,  関根 毅 ,  高橋 佳大
公報種別：公表公報
出願番号（国際出願番号）：特願2007-548924
公開番号（公開出願番号）：特表2008-527687
出願日： 2005年12月13日
公開日（公表日）： 2008年07月24日
要約：

ED-HEMT構造は、ドープ層を含むバッファ層、チャネル層、障壁層及び第2のドープ層を有する。エンハンスメントモードHEMTゲートは、第2のドープ層を通って延在するバイア内に形成され、デプレッションモードHEMT構造は、第2のドープ層の上に形成される。層のシーケンスは、良好な特性を有する同一の構造にエンハンスメント及びデプレッションモードHEMTを形成することを可能にする。

請求項（抜粋）：

少なくとも1つのエンハンスメントモードトランジスタ及び少なくとも1つのデプレッションモードトランジスタを含む半導体構造であって、 第1の主面を有する基板と、 前記第1の主面全体にわたる半導体のバッファ層と、 前記バッファ層上の半導体のチャネル層と、 前記チャネル層上の、第1のバンドギャップより高い第2のバンドギャップを有する半導体の障壁層と、 前記チャネル層と隣り合い、前記チャネル層にキャリアを与える、前記バッファ層内の第1のドープ層と、 前記障壁層の上の第2のドープ層と、 を有し、前記チャネル層は、前記バッファ層の前記半導体のバンドギャップより小さく且つ前記障壁層の前記半導体の前記バンドギャップより小さいバンドギャップを有する半導体であり、前記少なくとも1つのエンハンスメントモードトランジスタは、前記第2のドープ層を通って前記障壁層と接触して延在するゲートを含み、前記少なくとも1つのデプレッションモードトランジスタは、前記第2のドープ層の上に配されるゲートを含む、半導体構造。

IPC (4件)：

H01L 27/095 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812

FI (2件)：

H01L29/80 E ,  H01L29/80 H

Fターム (18件)：

5F102FA02 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS02 ,  5F102GS04 ,  5F102GT01 ,  5F102GT03