特許
J-GLOBAL ID：200903036144124340

半導体基板アセンブリおよびそれを作製しダイシングするための方法

発明者：
ピーター アンドリューズ

ピーター アンドリューズ について

, 
エルバート ブラウン

エルバート ブラウン について

, 
ジェラルド エイチ.ネグレイ

ジェラルド エイチ.ネグレイ について


出願人/特許権者：
クリー インコーポレイテッド

クリー インコーポレイテッド について


代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：公表公報
出願番号（国際出願番号）：特願2006-543804
公開番号（公開出願番号）：特表2007-514315
出願日： 2004年10月18日
公開日（公表日）： 2007年05月31日
要約：
第1および第2の対向する表面を有し、第1および第2のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法は、レーザ光のビームが第1の表面と第2の表面との間の基板内に焦点合わせされ、レーザ光のビームが基板に熱により弱化された区域(TWZ)を形成するように、レーザ光のビームを基板に方向付けることを含む。TWZは、第1のデバイス領域と第2のデバイス領域との間に広がり、分割ラインを画定する。
請求項（抜粋）：
第1および第2の対向する表面を有し、第1および第2のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法であって、 レーザ光のビームを前記基板に方向付けるステップであって、前記レーザ光のビームが、前記基板の前記第1の表面と前記第2との表面の間の前記基板内に焦点合わせされ、前記レーザ光のビームが、前記基板に、熱により弱化された区域(TWZ)を形成し、前記TWZは、前記第1のデバイス領域と第2のデバイス領域との間に広がり分割ラインを画定するステップ を含むことを特徴とする方法。
IPC (4件)：
H01L 21/301 ,  B23K 26/00 ,  B23K 26/06 ,  H01L 33/00
FI (5件)：
H01L21/78 B ,  B23K26/00 D ,  B23K26/06 A ,  B23K26/00 H ,  H01L33/00 A
Fターム (8件)：
4E068AD01 ,  4E068CD01 ,  4E068DA10 ,  4E068DB12 ,  5F041CA33 ,  5F041CA40 ,  5F041CA46 ,  5F041CA76
引用特許：
出願人引用 (22件)
  • 米国仮特許出願第60/320,182号明細書
  • 米国特許第5,523,589号明細書
  • 米国特許第5,416,342号明細書
全件表示

前のページに戻る

TOP

BOTTOM