特許

J-GLOBAL ID：200903036189566735

半導体装置

発明者： 浅田 憲治 ,  青木 強 ,  平岩 克朗 ,  原口 隆
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-053311
公開番号（公開出願番号）：特開平5-259306
出願日： 1992年03月12日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 パッケージの2以上の面に端子が配設されてパッケージが回路基板に平行に実装される半導体装置に関し、装置底面の回路基板を洗浄可能とし、端子数が増加してもパッケージ寸法を増大させず回路基板の高密度化を妨げない。【構成】 半導体装置12の底面13bには段部141,142,143,144 が配設され、外部回路基板10と底面13bの間にはベース3の外側と連通した空隙部16が形成される。半導体チップ2は導電部材5,7を介して回路基板10と導通される。また底面13bには、半導体チップ2と導通したテスト用端子17が更に設けられている。

請求項（抜粋）：

半導体チップ(2)が載置されるベース(13)と一端を該半導体チップ(2)と電気的に接続され他端が該ベース(13)の外部と導通可能となるよう該ベース(13)の2以上の外側面(151,152,153,154)に配設された導電部材(5,7)とを具備した半導体装置において、該導電部材(5)の該他端(7)が外部回路基板(10)と導通可能なよう該外部回路基板(10)に該ベース(13)を配設した時に該外部回路基板(10)に当接して該外部回路基板(10)と該ベース(13)の該外部回路基板(10)に対向する底面(13b)との間に該ベース(13)の外側と連通する空隙部(16)を構成するよう該ベース(13)の底面(13b)より突出して設けられた段部(141,142,143,144)を具備したことを特徴とする半導体装置(12)。