特許
J-GLOBAL ID：200903036194037457

導電素子基板の製造方法、導電素子基板、液晶表示装置の製造方法、液晶表示装置、及び電子情報機器

発明者：
石塚 一洋

石塚 一洋 について

, 
藤川 隆

藤川 隆 について

, 
坂井 健彦

坂井 健彦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 前田 弘 ,  竹内 祐二 ,  米田 圭啓
公報種別：公開公報
出願番号（国際出願番号）：特願2005-041149
公開番号（公開出願番号）：特開2005-316399
出願日： 2005年02月17日
公開日（公表日）： 2005年11月10日
要約：
【課題】積層導電膜をパターン形成して反射電極を形成する際に、導電膜の端部の剥がれによる製造歩留まりの低下を抑止することができる液晶表示装置の製造方法を提供する。【解決手段】基板に複数の画素がマトリクス状に設けられ、その各画素には反射電極6が配設されたアクティブマトリクス基板を有する液晶表示装置の製造方法であって、基板上に金属導電膜6a’及び非晶質透明導電膜6b’を順に成膜して積層導電膜6’を形成する積層導電膜形成工程と、積層導電膜6’をパターン形成して反射電極6を形成する反射電極形成工程とを備え、その反射電極形成工程は、金属導電膜6a’及び非晶質透明導電膜6b’を同時にエッチングする第1エッチング工程と、非晶質透明導電膜6b’のみをエッチングする第2エッチング工程とを含む。【選択図】図10
請求項（抜粋）：
基板上に、1層又は2層以上の金属層により構成された第1金属導電膜、及び該第1金属導電膜よりもエッチングレートの遅い第2金属導電膜を順に成膜して積層導電膜を形成する積層導電膜形成工程と、 上記積層導電膜をパターン形成して導電素子を形成する導電素子形成工程とを備える導電素子基板の製造方法であって、 上記導電素子形成工程は、上記第1金属導電膜よりも上記第2金属導電膜の方の断面形状が上記基板の上方に向かって細くなる順テーパ状になるように、少なくとも2回、異なるエッチング液を用いてエッチング処理するエッチング工程を含むことを特徴とする導電素子基板の製造方法。
IPC (4件)：
G02F1/1343 ,  G02F1/1335 ,  G09F9/00 ,  G09F9/30
FI (4件)：
G02F1/1343 ,  G02F1/1335 520 ,  G09F9/00 342Z ,  G09F9/30 330Z
Fターム (37件)：
2H091FA16Y ,  2H091FB08 ,  2H091FC26 ,  2H091GA02 ,  2H091GA03 ,  2H091GA13 ,  2H091LA12 ,  2H092GA17 ,  2H092GA19 ,  2H092HA04 ,  2H092HA05 ,  2H092JA26 ,  2H092JA46 ,  2H092JA47 ,  2H092JB08 ,  2H092JB57 ,  2H092JB58 ,  2H092KA18 ,  2H092KB04 ,  2H092KB13 ,  2H092KB22 ,  2H092KB24 ,  2H092MA17 ,  2H092NA18 ,  2H092NA29 ,  5C094AA42 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094EA04 ,  5C094EA05 ,  5C094EA06 ,  5C094FB02 ,  5C094FB12 ,  5G435BB12 ,  5G435CC09 ,  5G435KK05
引用特許：
出願人引用 (2件) 審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM