特許
J-GLOBAL ID：200903036194784333
疑似LSI装置及びそれを用いたデバッグ装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004543
公開番号（公開出願番号）：特開平6-003414
出願日： 1993年01月14日
公開日（公表日）： 1994年01月11日
要約：
【要約】【目的】 本発明は、LSI(大規模集積回路)の開発などにおいて用いられる疑似LSI装置、及び疑似LSI装置を用いたエミュレーション装置に関し、装置本体から切り離した場合であっても回路データが消滅することなく疑似LSIを構成することを可能にすることを目的とする。【構成】 回路データが書き込まれることによって疑似LSIを構成するプログラマブル・ゲートアレイからなる疑似動作部12と、外部からダウンロードされる回路データを格納するための不揮発性記憶部11と、不揮発性記憶部11に格納された回路データを疑似動作部12に転送するための転送部13と、電源部14とを備え、これらが一体的に設けられて構成される。
請求項（抜粋）：
共通の回路基板上に装着した複数のプログラム可能な論理素子を用いて単一の電子回路をエミュレートする疑似LSI装置において、回路データが書き込まれることにより疑似LSIを構成する複数のプログラマブル・ゲートアレイからなる疑似動作部(12)と、外部からダウンロードされる回路データを格納するための不揮発性記憶部(11)と、前記不揮発性記憶部(11)に格納された回路データを前記疑似動作部(12)に転送するための転送部(13)と、電源部(14)とを備え、これらが一体的に設けられてなることを特徴とする疑似LSI装置。
IPC (3件)：
G01R 31/28
, H03K 19/00
, H03K 19/173 101
