特許
J-GLOBAL ID:200903036199067168

マイクロプロセッサ応用装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平4-328060
公開番号(公開出願番号):特開平6-175860
出願日: 1992年12月08日
公開日(公表日): 1994年06月24日
要約:
【要約】【目的】短い余裕時間内に、処理の要求を確実に行えるようにすること。【構成】割込み(INT) 原因発生期間、INT 信号とステータス(ST)を出す複数の回路をデイジーチェーン接続し上流側程INT の優先順位(PY)を高くしこれら回路は上位INT により下位INT は保留とする構成とし、INT 信号によりCPU3にINT 処理させる装置において、CPU3には最上位のINT を受けマスク信号(MSK) 発生指令する手段、最上位INT を受けると各回路のSTをPY上位から調べ、INT 発生STがある回路に対してはその回路に対し定めた処理ルーチン(RT)をPYに従い行う手段、INT 発生がある回路全てに対する夫々所定のRTを終了するとMSK 解除指令(CMD) とINT 解除処理をする手段を設け、またMSK 発生指令を受けるとCMD を受ける迄の間MSK を発生する手段10c 、該MSK をCPU のINT 解除処理時間は遅延させる手段10a 、遅延されたMSK と各回路のINT 信号を通す回路10b とを持つ手段10を設ける。
請求項(抜粋):
割り込み原因の発生期間にわたり割り込み信号を発生する複数の回路を有し、これら回路はデイジーチェーン接続されて上流側程、割り込み優先順位が高くなるように構成されたものであって、これら回路は割り込み原因が発生すると割り込み発生のステータスを発生し、割り込み信号を発生すると共に、上位の割り込みがあるときは下位の割り込みは保留として、割り込み信号の発生を抑制される構成とし、発生した割込み信号をマイクロプロセッサに対し、与えることにより、割り込み処理を行わせるようにしたマイクロプロセッサ応用装置において、前記マイクロプロセッサには最上位の割り込みを受け付けたとき、この最上位の割り込みをマスクするためのマスク信号発生を指令する手段と、この最上位の割り込みを受けると前記各回路の前記ステータスを優先順位上位のものから順にチェックし、割り込み発生ステータスがある回路に対しては、その回路に対して予め定めた所定の処理ルーチンを優先順位に従って実施する手段と、割り込み発生ステータスがある回路すべてに対するそれぞれ所定の処理ルーチンを終了するとマスク信号解除指令を行うと共に割り込み解除のための処理を行う手段とを設け、また、前記マスク信号発生指令を受けると解除指令を受けるまでの間、マスク信号を発生する発生手段と、この発生されたマスク信号を少なくとも前記マイクロプロセッサが前記割り込み解除のための処理を行うに要する時間、遅延させる遅延手段と、この遅延手段を介して得られる前記マスク信号と前記各回路の割り込み信号とを通すゲート手段とを有する多重割込み規制手段を設けて構成したことを特徴とするマイクロプロセッサ応用装置。
IPC (4件):
G06F 9/46 311 ,  G06F 13/24 310 ,  H04Q 3/545 ,  G06F 13/362 510

前のページに戻る