半導体増幅回路

発明者：
出願人/特許権者：
代理人 (1件)：石田敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-231548
公開番号（公開出願番号）：特開2000-068761
出願日： 1998年08月18日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】理想的な特性を有する積分器が構成可能なOTA回路を得る。【解決手段】相互コンダクタンス制御端子にそのゲートを接続したMOSトランジスタ1、そのゲートを差動入力端子に接続した一対のMOSトランジスタ2、3、バイアス入力端子にそのゲートを接続した一対のMOSトランジスタ4、5、MOSトランジスタ1のソース、ドレインに接続された電流源6、7およびMOSトランジスタ4、5のドレインに接続された電流源8、9によって構成されるOTA回路において、第4、第5のMOSトランジスタのソースに第1、第2の容量を付加して、半導体増幅器を構成する。

請求項（抜粋）：

一対の差動入力端子と、そのゲートを相互コンダクタンス制御端子に接続した第1のMOSトランジスタと、そのゲートを前記差動入力端子に接続しそのソースを前記第1のMOSトランジスタのソース、ドレインの何れかに接続した一対の第2、第3のMOSトランジスタと、そのゲートを一定のバイアス信号入力端子に接続しそのソースを前記第2、第3のMOSトランジスタのドレインにそれぞれ接続した一対の第4、第5のMOSトランジスタと、前記第1のMOSトランジスタのソース、ドレインにそれぞれ接続した第1、第2の電流源と、前記第4および第5のMOSトランジスタのドレインにそれぞれ接続した第3、第4の電流源と、前記第4、第5のMOSトランジスタのドレインと前記第3、第4の電流源間に設けた一対の差動出力端子と、更に前記第4、第5のMOSトランジスタのそれぞれのソースに一端を接続し他端を固定電位に接続した第1、第2の容量とを具備する、半導体増幅回路。

IPC (5件)：

H03F 3/45 , G06G 7/163 , H03F 3/195 , H03G 3/10 , H03H 11/04

FI (5件)：

H03F 3/45 Z , G06G 7/163 S , H03F 3/195 , H03G 3/10 B , H03H 11/04 D

引用特許：

審査官引用 (9件)

OTA及びマルチプライヤ
公報種別：公開公報出願番号：特願平7-291955 出願人：日本電気株式会社
特開平2-081505
能動低域通過フィルタ
公報種別：公開公報出願番号：特願平6-333856 出願人：アルプス電気株式会社

全件表示

前のページに戻る