特許
J-GLOBAL ID：200903036214580896
信号入力回路
発明者：
出願人/特許権者：
代理人 (1件)：
西教 圭一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-218830
公開番号（公開出願番号）：特開平5-063524
出願日： 1991年08月29日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】 ノイズが含まれる入力信号の信号レベルを正確に取込むことができる信号入力回路を提供する。【構成】 カウンタ13によってサンプリングクロックCLKの立上りエッジにおける入力信号SIのサンプリング動作を行う。カウンタ13は、イネーブル端子ETに与えられる信号Sdがハイレベルの期間のみ動作する。本実施例では7回サンプリング動作を行う。カウンタ13は、入力信号SIのサンプリング結果がハイレベルのときは1ずつカウントアップし、ローレベルのときは計数動作を行わない。またカウンタ13の出力信号Qcは、計数値が「0」〜「3」までの場合はローレベルとされ、「4」〜「7」までの場合はハイレベルとされる。このカウンタ13からの出力信号Sbをフリップフロップ15によってラッチし、出力信号SOを得る。
請求項（抜粋）：
異なる2種類のレベルのみをとる信号が入力され、予め定めるクロック信号の入力タイミングでの入力信号をサンプリングして該入力信号のレベルを保持するレベル保持手段と、前記レベル保持手段によるサンプリング動作期間を設定する期間設定手段と、前記サンプリング動作期間内での前記レベル保持手段によるサンプリング結果をレベル毎に計数する計数手段と、前記計数手段の計数結果に基づいて、回数が多い方のレベルを有する信号を出力する手段とを含むことを特徴とする信号入力回路。
IPC (2件)：
前のページに戻る
