特許

J-GLOBAL ID：200903036232205997

半導体記憶装置

発明者： 後藤 浩一
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-338091
公開番号（公開出願番号）：特開2001-153924
出願日： 1999年11月29日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】チップ上に、降圧回路と、基準電圧発生回路と、テスト回路と、チップの外部との接続のための複数のパッドとを少なくとも備える半導体記憶装置において、基準電圧発生回路の出力電圧と降圧回路の出力電圧を監視、測定するためのパッド数を削減して、チップ面積を縮小する。【解決手段】基準電圧発生回路12及び降圧回路13それぞれの出力点を、それぞれpMOSトランジスタP1、P2を介して同一の一つのパッド2に接続し、各々のpMOSトランジスタP1,P2のゲート電極にテスト回路14からの相補の出力信号C1、C2を入力して相補にオン、オフさせることで、従来2つ必要であったパッドを1つのパッドで共用する。回路素子であるMOSトランジスタは小さいので、テスト回路14やpMOSトランジスタP1、P2などによる面積増加は、パッド1個分の面積減少に比べ無視できる。

請求項（抜粋）：

チップ上に、外部から与えられる電源電圧を降圧する降圧回路と、前記電源電圧に依存しない電圧を発生させる基準電圧発生回路と、外部からの信号に応じて半導体記憶装置を試験モードに切り替えて半導体記憶装置の機能を試験するためのテスト回路ブロックと、チップの外部との電気的接続のための複数のパッドとを少なくとも備え、前記基準電圧発生回路の出力点と一のパッドとの間及び前記降圧回路の出力点と前記一のパッドとの間に各一に接続されたアナログスイッチと、半導体記憶装置が試験モードにエントリーしたかしないかに応じて前記アナログスイッチの開閉を切り替える手段であって、一方のアナログスイッチの開閉と他方のアナログスイッチの開閉とが互いに相補を保つように切り替える切替え手段とを有することを特徴とする半導体記憶装置。

Fターム (6件)：

2G032AA07 ,  2G032AE14 ,  2G032AJ03 ,  2G032AK11 ,  9A001BB03 ,  9A001LL05