特許

J-GLOBAL ID：200903036239408427

時間又は空間ドメインにおいて切換を実行する方法

発明者： アラタロ ハヌー ,  コッコ マルコ
出願人/特許権者： ノキア テレコミュニカシオンス オサケ ユキチュア
代理人 (1件)： 中村 稔 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-504182
公開番号（公開出願番号）：特表平9-502310
出願日： 1993年07月08日
公開日（公表日）： 1997年03月04日
要約：

【要約】本発明は、時間又は空間ドメインにおいて切り換えを実行する方法に係る。この方法において、アドレス制御メモリ(66,93) に含まれたスイッチングデータに基づいて切り換えが行われ、到来するフレーム構造に基づいて基本的な切換ブロック(42)を定めて、そのタイムスロットの数が、フレームにおいて切り換えられるべき最低のハイアラーキレベル(TU-12) の信号の考えられる最大数に対応するようにし、上記基本的な切換ブロックは、切り換えに対して同じ形態で繰り返される。切り換えを簡単化するために、(i)アドレス制御メモリ(66,93) に記憶されるべきスイッチング命令の数は、基本的な切換ブロックのサイズに対応し、これにより、基本的な切換ブロックが上位レベルの信号も含むときに、上記信号が基本的な切換ブロックにおいていかに生じるかに基づいて所与の間隔でアドルス制御メモリ(66,93) に同じスイッチング命令が使用され、(ii)全フレーム構造の間に同じアドレス制御メモリ(66,93) が読み取られて、そのフレームの全てのタイムスロットにスイッチング命令を与え、そして (iii)アドレス制御メモリ(66,93) から読み取られたスイッチング命令は、交差接続されないタイムスロット中はスキップされる。

請求項（抜粋）：

共通のフレーム構造を有する多数の異なるハイアラーキレベルの信号に対し時間切換を実行する方法であって、到来信号のタイムスロットの内容を書き込みアドレス(WA)により決定されたメモリ位置においてメモリ(61)に書き込み、そしてアドレス制御メモリ(66)に含まれたスイッチングデータによって指示されたメモリ位置において上記メモリ(61)から読み取り、到来信号のフレーム構造に基づいて基本的な切換ブロックを定めて、そのタイムスロットの数が、切り換えられるべき最低のハイアラーキレベル(TU-12) の信号の考えられる最大数に対応するようにし、上記基本的な切換ブロックは、切り換えに対して同じ形態で繰り返されるものである方法において、 上記アドレス制御メモリ(66)に記憶されるべきスイッチング命令の数は、上記基本的な切換ブロック(42)のサイズに対応し、これにより、基本的な切換ブロックが上位レベルの信号も含むときに、上記信号が基本的な切換ブロック(42)においていかに生じるかに基づいて所与の間隔でアドレス制御メモリ(66)に同じスイッチング命令が使用され、 全フレーム構造の間に同じアドレス制御メモリ(66)が読み取られて、そのフレームの全てのタイムスロットにスイッチング命令を与え、そして 上記アドレス制御メモリ(66)から読み取られたスイッチング命令は、交差接続されないタイムスロット中はスキップされることを特徴とする方法。

IPC (3件)：

H04Q 11/04 ,  H04J 3/00 ,  H04Q 3/52 101

FI (3件)：

H04Q 11/04 T ,  H04J 3/00 U ,  H04Q 3/52 101 A