特許

J-GLOBAL ID：200903036260222139

半導体装置、及び半導体装置の製造方法

発明者： 渡辺 実 ,  海部 紀之 ,  望月 千織
出願人/特許権者： キヤノン株式会社
代理人 (6件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-219784
公開番号（公開出願番号）：特開2009-294686
出願日： 2009年09月24日
公開日（公表日）： 2009年12月17日
要約：

【課題】パネル製造工程におけるパネルの静電気破壊を除去し、歩留まりを向上させる。【解決手段】基板1上に複数の薄膜トランジスタtと複数のコンデンサcを配置してなる半導体装置において、複数のコンデンサcの第1の電極は複数の薄膜トランジスタtのソースに接続されており、複数のコンデンサcの第2の電極は共通電極バイアスラインVs-lineと接続されており、複数の薄膜トランジスタのゲート電極は複数のゲートラインVg-lineに接続されており、複数の薄膜トランジスタのドレインは複数の転送ラインSig-lineに接続されており、共通電極バイアスラインと複数のゲートラインと複数の転送ラインとが電気的に接続されている。【選択図】図1

請求項（抜粋）：

第1の電極及び第2の電極を有するコンデンサと前記コンデンサの第1の電極にソースまたはドレインの一方が接続された薄膜トランジスタとがマトリックス状に複数配置された領域と、前記領域の外周部と、前記領域と前記外周部との間に配されておりスライスされることにより除去されるべきスライス領域とを有している半導体装置であって、 前記領域には、 複数の前記コンデンサの第2の電極に接続されたバイアスラインと、 複数行の前記薄膜トランジスタのゲート電極に接続された複数のゲートラインと、 複数列の前記薄膜トランジスタのソースまたはドレインの他方が接続された複数の転送ラインと、 前記バイアスラインに接続された一端と、前記ゲートラインに接続された他端とを有する第1の抵抗と、 隣接する2つの前記ゲートラインのうちの一方のゲートラインに接続された一端と、他方のゲートラインに接続された他端とをそれぞれ有する複数の第2の抵抗と、 が配され、 前記外周部には、 前記バイアスラインと前記転送ラインとの間に接続された第3の抵抗と、 隣接する前記転送ラインの間にそれぞれ接続された複数の第4の抵抗と、 が配され、 前記スライス領域には、 前記バイアスライン及び前記第1の抵抗の前記一端に接続された一端と、前記第3の抵抗の一端に接続された他端とを有する第1の半導体層と、 前記転送ラインに接続された一端と、前記第4の抵抗の一端又は前記第3の抵抗の他端に接続された他端とをそれぞれ有する複数の第2の半導体層と、 が配されている ことを特徴とする半導体装置。

IPC (7件)：

G09F 9/30 ,  G09F 9/00 ,  G09G 3/36 ,  G09G 3/20 ,  G02F 1/136 ,  H01L 21/336 ,  H01L 29/786

FI (9件)：

G09F9/30 338 ,  G09F9/30 330Z ,  G09F9/00 302 ,  G09G3/36 ,  G09G3/20 680G ,  G09G3/20 670A ,  G02F1/1368 ,  H01L29/78 612Z ,  H01L29/78 623A

Fターム (60件)：

2H092GA32 ,  2H092GA64 ,  2H092JA24 ,  2H092JB14 ,  2H092JB22 ,  2H092JB31 ,  2H092JB77 ,  2H092JB79 ,  2H092KA05 ,  2H092KA07 ,  2H092KA12 ,  2H092MA04 ,  2H092MA57 ,  2H092NA14 ,  2H092NA29 ,  2H092NA30 ,  5C006BB16 ,  5C006BC06 ,  5C006FA51 ,  5C080AA10 ,  5C080BB05 ,  5C080DD19 ,  5C080DD27 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ06 ,  5C094AA31 ,  5C094BA03 ,  5C094BA43 ,  5C094DB01 ,  5C094DB10 ,  5C094FB14 ,  5C094FB18 ,  5C094GB10 ,  5F110AA22 ,  5F110AA24 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110EE03 ,  5F110EE04 ,  5F110EE43 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG35 ,  5F110HK03 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK32 ,  5F110NN71 ,  5F110NN72 ,  5G435AA16 ,  5G435BB12 ,  5G435EE41 ,  5G435GG32 ,  5G435HH13 ,  5G435KK05

引用特許：

審査官引用 (5件)

• 放射撮像装置
  公報種別：公開公報   出願番号：特願平9-287499   出願人：ゼネラル・エレクトリック・カンパニイ
• 液晶表示素子
  公報種別：公開公報   出願番号：特願平7-273717   出願人：カシオ計算機株式会社
• 薄膜トランジスタアレイ及びその検査方法
  公報種別：公開公報   出願番号：特願平6-080081   出願人：沖電気工業株式会社
• マトリックス配線基板
  公報種別：公開公報   出願番号：特願平5-106464   出願人：三菱電機株式会社
• 撮像装置
  公報種別：公開公報   出願番号：特願平7-137631   出願人：株式会社日立製作所