特許
J-GLOBAL ID:200903036270571034
半導体装置とその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
大岩 増雄
公報種別:公開公報
出願番号(国際出願番号):特願平6-282337
公開番号(公開出願番号):特開平8-148561
出願日: 1994年11月16日
公開日(公表日): 1996年06月07日
要約:
【要約】【目的】 ゲート電極、ソース/ドレイン領域に当接するコンタクトホールを同時に形成する場合に、それぞれゲート電極、ソース/ドレイン領域の下層までエッチングしない構造とし、絶縁層上の配線の形成を容易にする半導体装置を得る。【構成】 ゲート電極を構成するシリコン層上に2層構造からなるシリサイド層、若しくは選択比の高い物質からなるシリサイド層を形成し、コンタクトホール形成時のエッチングストッパーとする。また、コンタクトホールを形成する絶縁層の上面はCMP法によって平坦化し、その後の配線等の形成を容易にする。さらに、ゲート電極上に2層のシリサイド層を形成する場合は、同じ物質で構成する場合と、異なる物質で構成する場合がある。
請求項(抜粋):
半導体基板、この半導体基板の一主面上に設けられたソース/ドレイン領域、上記半導体基板の一主面に形成されたゲート絶縁層と、この絶縁層状に形成されたシリコン層からなるゲート電極、上記ソース/ドレイン領域上に形成された第一のシリサイド層、上記ゲート電極上に形成された第一のシリサイド層よりも厚い膜である第二のシリサイド層、少なくとも第一、第二のシリサイド層の上部に形成され、CMP法により平担化された絶縁層、上記第一、第二のシリサイド層に当接するように絶縁層中に埋設されたコンタクトを有することを特徴とする半導体装置。
IPC (4件):
H01L 21/768
, H01L 21/28 301
, H01L 29/78
, H01L 21/336
FI (3件):
H01L 21/90 C
, H01L 21/90 A
, H01L 29/78 301 P
引用特許:
審査官引用 (4件)
-
特開昭64-053573
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-299750
出願人:ローム株式会社
-
特開平2-054536
-
半導体素子の製造方法
公報種別:公開公報
出願番号:特願平3-289992
出願人:沖電気工業株式会社
全件表示
前のページに戻る