特許
J-GLOBAL ID：200903036282574756
DRAMのレベルシフト・ドライバ回路
発明者：
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-023251
公開番号（公開出願番号）：特開平6-203556
出願日： 1992年01月13日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 ワード線信号を供給するトランジスタを損傷することなく増強されたワード線信号を発生可能とし、効率よくDRAMセルの読出しおよび書込みを行なう。【構成】 本DRAMはドライバ制御論理(16)およびレベルシフト・ドライバ回路(14)の双方を含み電圧増強されたワード線信号を発生する。ドライバ制御論理はタイミング信号およびローアドレス情報を受けてレベルシフト・ドライバのためのタイミング制御信号を提供する。レベルシフト・ドライバはタイミング制御信号に応じて所定の期間の間電圧増強されたワード線信号を提供する。さらに、ドライバ制御論理はレベルシフト・ドライバ回路に制御を提供しワード線信号を駆動するトランジスタ(45,46,48)がスイッチ遷移の間に電圧によって損傷しないようにする。
請求項（抜粋）：
ビット線およびワード線の交差部に配置されたメモリセルのアレイ(20)を有し、各メモリセルはトランジスタおよび容量を有し、該トランジスタは所定のワード線に接続された制御電極を有するDRAMにおける、前記ワード線の所定の1つを駆動するための制御された増強電圧のレベルシフト・ドライバ回路であって、該回路は、少なくとも1つの出力ドライバトランジスタ(46)を有しかつ第1の制御入力(50)を有し第1の制御信号を受信したことに応じてワード線を付勢するためのレベルシフト・ドライバ手段(14)であって、該レベルシフト・ドライバ手段は前記ワード線を可変電源端子に結合された第1の所定の電圧に付勢し、該第1の所定の電圧は初期的に前記出力ドライバトランジスタ(46)の2つの電流電極の間の電圧をワード線が付勢されている間に所定の最大値に制限する所定の値を有し、前記レベルシフト・ドライバ手段は第2の制御入力に第2の制御信号(リセット)を受信したことに応じて前記ワード線を非付勢とするリセット端子(44)を有するもの、そして前記レベルシフト・ドライバ手段(14)に結合され前記ワード線を非付勢とする第2の制御信号(リセット)を選択的に提供し、かつ前記第2の所定の電圧よりも電位が実質的に大きな前記制御手段内のいずれの電圧をも発生することなく前記第1の所定の電圧よりも所定量大きな第2の所定の電圧を選択的に提供する制御手段(16)であって、前記第2の所定の電圧は前記ワード線が第1の所定の電圧に付勢された後所定の時間後に前記ワード線に結合されるもの、を具備することを特徴とするDRAMのレベルシフト・ドライバ回路。
引用特許：
前のページに戻る
