特許

J-GLOBAL ID：200903036282597667

LDD構造のトランジスタの製造方法及びトランジスタ

発明者： 門倉 昭三
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-340060
公開番号（公開出願番号）：特開平8-186256
出願日： 1994年12月29日
公開日（公表日）： 1996年07月16日
要約：

【要約】 (修正有)【目的】 オフセット拡散領域の拡散抵抗が変化しないLDD構造のトランジスタの製造法、及びWSiのポリサイドゲートでもWSiの剥離を防ぐ方法を提供する。【構成】 基板面にゲート酸化膜とゲート電極をマスクとして不純物をイオン注入し、低濃度のn型オフセット拡散層16を形成する。次にSi3N4かPSG膜からなる下層CVD膜50を形成し、この膜上に下層CVD膜に比してエッチング速度の高い上層CVD膜(SiO2,PSG膜)を成膜する。上層CVD膜に異方性エッチングを行ってLDD構造形成用サイドウォール18をゲート電極周辺に形成し、その領域以外の下層CVD膜を露出する。前記拡散層16のうち必要領域をn型オフセット拡散領域20にするパターニングをしたレジスト膜22をマスクにして、イオン注入しソース/ドレイン領域24,26を形成後、レジスト層を除去し下層CVD膜を露出させる。ゲート電極は下層膜でキャプされ安定する。

請求項（抜粋）：

(a)基板上に順次形成されたゲート酸化膜及びゲート電極をマスクにして不純物をイオン注入し、不純物濃度の比較的低いオフセット拡散層を基板面下に形成する工程と、(b)第1層のCVD膜を形成し、次いで第1層のCVD膜上に第1層のCVD膜がエッチングの高選択比を示す第2層のCVD膜を成膜する工程と、(c)第2層のCVD膜に異方性エッチングを施してLDD構造形成用のサイドウォールを形成すると共にサイドウォール以外の領域の第1層のCVD膜を露出する工程と、(d)サイドウォール及び第1層のCVD膜上に所定のパターンのホトレジスト膜を形成し、ホトレジスト膜をマスクにして、不純物をイオン注入してソース/ドレイン領域を形成する工程と、(e)ホトレジスト膜を除去してサイドウォールを除く領域で第1層のCVD膜を露出させる工程とを備えることを特徴とするLDD構造のトランジスタの製造方法。

IPC (7件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 29/78 301 L ,  H01L 29/78 301 P ,  H01L 29/78 371