特許

J-GLOBAL ID：200903036289365443

半導体装置におけるコンデンサの形成方法

発明者： 石井 学
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-015487
公開番号（公開出願番号）：特開平6-232337
出願日： 1993年02月02日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】半導体基板上に形成するコンデンサの容量値を正確に制御することで集積回路の製造歩留まりを向上させることを目的とする。【構成】 半導体基板上に金属をエッチングして形成したコンデンサの下部電極1上に絶縁膜2を堆積させ、さらに別の絶縁膜3を塗布形成した後、絶縁膜3のほとんどをエッチバックする第1の工程と、エッチバックされた絶縁膜表面のうち下部電極1よりも広い領域を、フォトレジスト4で他の領域をマスクして下部電極1が露出するまでエッチングし、この下部電極1上であって、かつ下部電極1表面よりも広い領域の絶縁膜を除去する第2の工程と、露出した下部電極1上に所望の膜厚に絶縁膜5を形成した後、上部電極6を形成する第3の工程を備えている。

請求項（抜粋）：

半導体基板上に金属をエッチングして形成したコンデンサの下部電極上に絶縁膜を堆積させ、さらに別の絶縁膜を塗布形成した後、該別の絶縁膜のほとんどをエッチバックする第1の工程と、前記エッチバックれた絶縁膜表面をフォトレジストでマスクし、前記下部電極よりも広い領域を前記下部電極が露出するまでエッチングする第2の工程と、前記露出した下部電極上に所望の膜厚に絶縁膜を形成した後、上部電極を形成する第3の工程からなる半導体装置におけるコンデンサの形成方法。