半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-103752
公開番号（公開出願番号）：特開平9-270497
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】容量絶縁膜に強誘電体膜を用いた時に、強誘電体膜のサイドエッチングに起因する上部電極と下部電極との間のショートを防止する。【解決手段】パターン形成した上部電極4をマスクとして強誘電体膜2をウェットエッチングした後、SiO2 膜5で側壁絶縁膜を形成し、しかる後、層間絶縁膜3を形成して、上部電極4に配線6を接続する。

請求項（抜粋）：

半導体基板上に形成されたキャパシタの下部電極となる第1の導電体膜上に誘電体膜を形成する第1の工程と、前記誘電体膜上に第2の導電体膜を形成する第2の工程と、前記第2の導電体膜を前記キャパシタの上部電極形状に加工する第3の工程と、前記上部電極形状に加工された前記第2の導電体膜をマスクにして前記誘電体膜をエッチングする第4の工程と、前記誘電体膜及び前記第2の導電体膜の側面を覆うように第1の絶縁膜を形成する第5の工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/10 651 , H01L 27/04 C

前のページに戻る