特許
J-GLOBAL ID：200903036323933251
半導体素子搭載用基板及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
市之瀬 宮夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-127900
公開番号（公開出願番号）：特開平6-314750
出願日： 1993年04月30日
公開日（公表日）： 1994年11月08日
要約：
【要約】【目的】 基板とリードとを貼り合せて一体化すると同時に電気的な接続を可能にした構造の半導体素子搭載用基板及びこのような基板を安価で簡単に製造する方法を提供する。【構成】 半導体素子を搭載するための配線パターンを形成した基板1とリード8とが熱接着層3を介して熱圧着により一体化され、且つ基板1の電極端子2とリード8とが導電物質7を介して電気的に接続されている。
請求項（抜粋）：
半導体素子を搭載するための配線パターンを形成した基板とリードとを熱圧着により固定して一体化するとともに前記基板の電極端子と前記リードとを導電物質を介して電気的に接続してなることを特徴とする半導体素子搭載用基板。
IPC (4件)：
H01L 23/12
, H01L 23/50
, H05K 1/18
, H05K 3/32
