特許

J-GLOBAL ID：200903036328240432

半導体装置、表示装置及びその製造方法

発明者： 入住 智之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2007-245090
公開番号（公開出願番号）：特開2009-076736
出願日： 2007年09月21日
公開日（公表日）： 2009年04月09日
要約：

【課題】閾値電圧などのばらつきを低減させることができ、信頼性の高い高性能なTFT特性を持つ半導体装置を提供すること。【解決手段】本発明の一態様に係る半導体装置は、基板上に形成され、ソース領域4c、ドレイン領域4d及びチャネル領域4bを有する多結晶半導体層4aと、多結晶半導体層4aのソース領域4c及びドレイン領域4d上に形成された金属性導電層6と、多結晶半導体層4aと金属性導電層6との間に形成された合金層5とを有し、多結晶半導体層4aは、チャネル領域4bの膜厚が、金属性導電層6が形成された領域の膜厚より薄くなるように形成された凹部4eを有し、凹部4eの深さXと、合金層5の膜厚Yと、金属性導電層6の膜厚tとが、次の関係を満たしている。 0.1t≦Y≦0.3t 0.3Y≦X≦2Y【選択図】図4

請求項（抜粋）：

基板上に形成され、ソース領域、ドレイン領域及びチャネル領域を有する半導体層と、 前記半導体層のソース領域及びドレイン領域上に形成された金属性導電層と、 前記半導体層と前記金属性導電層との間に形成された、前記半導体層と前記金属性導電層との合金層とを有し、 前記半導体層は、前記チャネル領域の膜厚が、前記金属性導電層が形成された領域の膜厚より薄くなるように形成された凹部を有し、 前記凹部の深さXと、前記合金層の膜厚Yと、前記金属性導電層の膜厚tとが、次の2式の関係を満たしていることを特徴とする半導体装置。 0.1t≦Y≦0.3t 0.3Y≦X≦2Y

IPC (7件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 29/417 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/20 ,  G02F 1/136

FI (8件)：

H01L29/78 618D ,  H01L29/78 616T ,  H01L29/78 616U ,  H01L29/78 627G ,  H01L29/50 M ,  H01L29/58 G ,  H01L21/20 ,  G02F1/1362

Fターム (104件)：

2H092GA12 ,  2H092JA05 ,  2H092JA24 ,  2H092JA27 ,  2H092JA28 ,  2H092JA29 ,  2H092JA33 ,  2H092JA35 ,  2H092JA36 ,  2H092JA37 ,  2H092JA38 ,  2H092JA39 ,  2H092JA40 ,  2H092JA41 ,  2H092JA42 ,  2H092JA43 ,  2H092JA44 ,  2H092NA24 ,  2H092NA29 ,  2H092NA30 ,  4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB26 ,  4M104CC01 ,  4M104CC05 ,  4M104DD37 ,  4M104DD64 ,  4M104FF13 ,  4M104FF26 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG20 ,  5F110AA30 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF29 ,  5F110FF35 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG44 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK21 ,  5F110HK33 ,  5F110HK41 ,  5F110HL07 ,  5F110HL23 ,  5F110HM02 ,  5F110HM17 ,  5F110NN03 ,  5F110NN04 ,  5F110NN24 ,  5F110NN72 ,  5F110NN73 ,  5F110PP03 ,  5F110PP04 ,  5F110PP13 ,  5F110PP31 ,  5F110PP35 ,  5F110QQ02 ,  5F110QQ04 ,  5F110QQ09 ,  5F110QQ11 ,  5F152AA13 ,  5F152BB02 ,  5F152CC02 ,  5F152CC03 ,  5F152CD13 ,  5F152CD14 ,  5F152CE05 ,  5F152CE12 ,  5F152CE24 ,  5F152CE45 ,  5F152CE48 ,  5F152EE11 ,  5F152EE16 ,  5F152FF03 ,  5F152FF06 ,  5F152FF47 ,  5F152FG23

引用特許：

出願人引用 (1件)

• 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2005-134994   出願人：セイコーエプソン株式会社