半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：森哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-195949
公開番号（公開出願番号）：特開平7-050411
出願日： 1993年08月06日
公開日（公表日）： 1995年02月21日
要約：

【要約】【目的】ソース及びドレインを構成する拡散層と半導体基板との接合破壊を起こすことなく、また、ゲート電極の高さを増加することなく、ゲート電極を十分に低抵抗化することが可能な半導体装置の製造方法を提供する。【構成】シリコン基板1上にゲート絶縁膜3を介して、第1の多結晶シリコン膜4、第1のシリサイド膜5、第2の多結晶シリコン膜7からなる多層構造のゲート電極20を形成し、ゲート電極20をマスクとしてソース13及びドレイン14を形成した後、全面に、第2のチタン膜15を形成し、ゲート電極20上、ソース13上及びドレイン14上に形成された第2のチタン膜15をシリサイド化し、第2のシリサイド膜16を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して、第1の多結晶シリコン層又は第1の非晶質シリコン膜を形成する工程と、前記第1の多結晶シリコン層又は第1の非晶質シリコン膜上に、第1のシリサイド層を形成可能な第1の金属膜を形成する工程と、前記第1の金属膜上に、第2の多結晶シリコン層又は第2の非晶質シリコン膜を形成する工程と、前記第1の多結晶シリコン層又は第1の非晶質シリコン膜、前記第1の金属膜及び前記第2の多結晶シリコン層又は第2の非晶質シリコン膜からなる多層構造を備えたゲート電極を形成する工程と、前記ゲート電極をマスクとしてソース及びドレインを形成する工程と、前記ソース及びドレインを形成した後、全面に、第2のシリサイド層を形成可能な第2の金属膜を形成する工程と、前記ゲート電極上、ソース上及びドレイン上に形成された第2の金属膜をシリサイド化する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/78 , H01L 21/28 301 , H01L 21/336

FI (2件)：

H01L 29/78 301 G , H01L 29/78 301 P

引用特許：

審査官引用 (12件)

特開平2-034967
特開平2-034967
特開昭62-066679

全件表示

前のページに戻る