特許
J-GLOBAL ID:200903036342116256

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-040186
公開番号(公開出願番号):特開平8-236524
出願日: 1995年02月28日
公開日(公表日): 1996年09月13日
要約:
【要約】【目的】層間絶縁膜の平坦化とビアホールの平坦化を一度の研磨で行なう際、ビアホールの埋込み金属の成長膜厚を必要最小限とし、研磨の終点検出を可能とする。【構成】第1の配線4B上にBPSG膜5Bを層間絶縁膜として必要な膜厚より厚く形成して、第1の配線4Bとシリコン基板1に達する第1の開孔6-1A,第2の開孔6-2Aを形成する。各開孔に選択的にW膜7-1Aをシリコン基板11に達する第1の開孔6-1Aに最終的に必要な膜厚だけ形成する。次にシリコン基板に達する第1の開孔7-1Aに形成したW膜7-1Aが露出するまでBPSG膜5Bを研磨して平坦化する。
請求項(抜粋):
表面部に選択的に形成された不純物拡散層を有する半導体基板上の第1の絶縁膜を被覆する第1の配線を形成する工程と、第2の絶縁膜を前記第1の配線より厚く堆積し前記第2の絶縁膜に前記不純物拡散層に達する第1の開孔及び又は前記第1の配線に達する第2の開孔を形成し前記第1の開孔及び又は第2の開孔の底面から途中迄金属膜を選択成長させて埋めた後、前記第1の開孔又は第2の開孔を埋める金属膜が露出する迄研磨を行なうことにより表面が平坦な層間絶縁膜を形成する工程とを有し、前記第1の開孔又は第2の開孔を埋める金属膜が露出したことを検出して研磨を終了することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/304 321 ,  H01L 21/768
FI (5件):
H01L 21/88 K ,  H01L 21/28 301 R ,  H01L 21/304 321 S ,  H01L 21/90 A ,  H01L 21/90 C

前のページに戻る