特許
J-GLOBAL ID：200903036354876779

半導体装置の製造方法及び半導体装置

発明者：
表 孝司

表 孝司 について

, 
水越 正孝

水越 正孝 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-013653
公開番号（公開出願番号）：特開2005-064451
出願日： 2004年01月21日
公開日（公表日）： 2005年03月10日
要約：
【課題】 半導体基板との絶縁及び機械強度を十分に確保する貫通電極を容易且つ確実に形成する。【解決手段】 ビア孔4よりも大きい開孔6aを有して、これがビア孔4の形成位置に整合するように形成されてなる絶縁フィルム6を、開孔6aがビア孔4孔を含むようにシリコン半導体基板1の裏面上に塗付する。この状態で、メッキ法や蒸着法、または金属ペーストを用いた手法によりビア孔4及び開孔6aを埋め込むように導電膜を形成し、バイト11を用いた切削加工により貫通電極12を形成する。【選択図】 図5
請求項（抜粋）：
一方の主面に半導体素子が形成された半導体基板において、前記半導体基板の他方の主面から前記半導体素子の接続部位を露出させる第1の開孔を形成する工程と、 前記第1の開孔の内壁面を覆うように前記半導体基板の前記他方の主面に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜の前記第1の開孔の底面に位置する部分を除去して、前記接続部位の一部を露出させる工程と、 前記半導体基板の前記他方の主面上に、前記第1の開孔よりも大きい第2の開孔を有してなるフィルム状の第2の絶縁膜を、前記第2の開孔が前記第1の開孔を含むように位置合わせして貼り付ける工程と、 前記第2の絶縁膜上に、前記第1及び第2の開孔を共に埋め込むように導電膜を形成する工程と、 前記導電膜の一部及び前記第2の絶縁膜の一部を除去し、前記第1及び第2の開孔を充填して前記接続部位と接続されてなる貫通電極を形成する工程と を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/3205 ,  H01L21/60 ,  H01L23/12
FI (4件)：
H01L21/88 T ,  H01L23/12 501P ,  H01L21/88 J ,  H01L21/92 604S
Fターム (55件)：
5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ17 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK07 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK17 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ27 ,  5F033QQ34 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033SS11 ,  5F033TT07 ,  5F033VV07 ,  5F033VV16 ,  5F033XX01 ,  5F033XX21
引用特許：
出願人引用 (3件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM