特許
J-GLOBAL ID：200903036355357899
画像処理シミュレータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
大田 優
公報種別：公開公報
出願番号（国際出願番号）：特願平8-358259
公開番号（公開出願番号）：特開平10-191238
出願日： 1996年12月27日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 複数のユーザーが一つの画像メモリを共用できず効率がわるかった。【解決手段】画像メモリ10を四つのメモリブロック11〜14に分割し、画像メモリの各信号成分を一つずつ四つのメモリブロックに同時にアクセスして入出力する並列アドレス方式と、メモリブロックの一つ一つに順次アクセスして入出力する直列アドレス方式の二通りの動作が切替え可能な画像入出力器を設け、画像処理シミュレータを使用する際に、いずれか一方のアドレス方式を選択可能とし、画像メモリの各メモリブロック11〜14をさらに複数の小ブロックに分割するとともに、プロセッサに接続された主メモリ5に、ユーザー別の画像メモリに関する情報を格納する管理テーブル6を各小ブロックに対応させて設け、該管理テーブルによってユーザーが使用するメモリ領域を小ブロック単位で割り当てる。
請求項（抜粋）：
入力されたデジタルの画像データを記憶する画像メモリと、画像メモリに対して画像データの書き込み及び読み出し動作を行う画像入出力器を備え、画像メモリから読み出した画像データにプロセッサで画像処理操作を施して再び画像メモリに格納し、画像処理後の画像データを出力する画像処理シミュレータにおいて、画像メモリの信号成分に対応させて画像メモリを四つのメモリブロックに分割し、画像データの各信号成分を一つずつ四つのメモリブロックに同時にアクセスして各信号成分の画素を入出力する並列アドレス方式と、メモリブロックの一つ一つに順次アクセスしてそれぞれの信号成分の画素を4画素ごとに入出力する直列アドレス方式の二通りの動作が切替え可能な画像入出力器を設け、画像処理シミュレータを使用する際に、いずれか一方のアドレス方式を選択可能とし、画像メモリの各メモリブロックをさらに複数の小ブロックに分割するとともに、プロセッサに接続された主メモリに、ユーザー別の画像メモリに関する情報を格納する管理テーブルを各小ブロックに対応させて設け、該管理テーブルによってユーザーが使用するメモリ領域を小ブロック単位で割り当てるようにしたことを特徴とする画像処理シミュレータ。
IPC (4件)：
H04N 5/907
, G06T 1/00
, H04N 9/64
, G06F 17/50
H04N 5/907 B
, H04N 9/64 Z
, G06F 15/66 310
, G06F 15/60 612 A
