特許
J-GLOBAL ID：200903036368213829
薄膜トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-185146
公開番号（公開出願番号）：特開平8-029809
出願日： 1994年07月15日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 ゲートラインとドレインラインとの交差する部分におけるライン(層)間ショート欠陥の防止効果を高める。【構成】 半導体薄膜25上に形成されたチャネル保護膜30と、ゲートライン23とドレインライン37との交差する部分であってその間に形成されたライン間絶縁膜31とは、ゲート絶縁膜24上に形成された窒化シリコンからなる成膜をエッチングすることにより形成されている。この場合、裏面露光を工夫することにより、チャネル保護膜30はゲート電極22の幅よりも小さくなるように形成され、ライン間絶縁膜31はゲートライン23の幅よりも大きくなるように形成されている。
請求項（抜粋）：
ゲート絶縁膜下にゲート電極および該ゲート電極に接続されたゲートラインが設けられ、前記ゲート電極上の前記ゲート絶縁膜上にドレイン領域等を備えた半導体薄膜が設けられ、前記ゲート絶縁膜上に前記半導体薄膜のドレイン領域と接続されたドレインラインが前記ゲートラインと交差して設けられた薄膜トランジスタにおいて、前記半導体薄膜上に前記ゲート電極の幅よりも幅狭とされたチャネル保護膜を設け、前記ゲートラインと前記ドレインラインとの交差する部分であってその間に前記ゲートラインの幅よりも幅広とされたライン間絶縁膜を設けたことを特徴とする薄膜トランジスタ。
IPC (2件)：
G02F 1/136 500
, H01L 29/786
