特許
J-GLOBAL ID：200903036409640877

レイアウトデータの検証方法

発明者：
大田 英明

大田 英明 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願2000-113463
公開番号（公開出願番号）：特開2001-298088
出願日： 2000年04月14日
公開日（公表日）： 2001年10月26日
要約：
【要約】【課題】 ラテラルPNPトランジスタのエミッタホールの数に拘らずに、検証用の回路図を用意することなく、しかも短時間で、マスクレイアウトパターンと回路図とを比較照合することができるレイアウトデータの検証方法を提供することである。【解決手段】 回路図に基づいて作成される集積回路マスクレイアウトパターンと回路図とが等価か否かをコンピュータを用いて検証するレイアウトデータの検証方法において、集積回路マスクレイアウトパターンにおけるベース層を基に素子の接続情報を抽出するようにした。
請求項（抜粋）：
回路図に基づいて作成される集積回路マスクレイアウトパターンと前記回路図とが等価か否かをコンピュータを用いて検証するレイアウトデータの検証方法において、前記集積回路マスクレイアウトパターンにおけるベース層を基に素子の接続情報を抽出するようにしたことを特徴とするレイアウトデータの検証方法。
IPC (3件)：
H01L 21/82 ,  G06F 17/50 666 ,  G06F 17/50
FI (3件)：
G06F 17/50 666 A ,  G06F 17/50 666 F ,  H01L 21/82 T
Fターム (9件)：
5B046AA08 ,  5B046DA05 ,  5B046JA01 ,  5F064CC02 ,  5F064DD01 ,  5F064DD10 ,  5F064HH06 ,  5F064HH10 ,  5F064HH11
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM