特許
J-GLOBAL ID：200903036410348675
動作速度測定回路及びこれを組み込んだ半導体装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-210175
公開番号（公開出願番号）：特開平8-075823
出願日： 1994年09月02日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 最小限の端子数で制御可能な動作速度測定回路、及びこれを組み込むことにより回路設計の自由度が大幅に向上した半導体装置を提供する。【構成】 論理ゲートを直列に接続した第一の経路2と第二の経路3との伝搬遅延時間の差を測定して、チップ上に設けた素子が規定の動作速度を得ていることを確認する動作速度測定回路は、1個の入力端子1からの入力信号INにより制御できる構成であるので、配設可能な端子数が少数に制限される領域に配設することができる。本発明に係る動作速度測定回路に他の回路から独立した電源供給用端子を設けた場合、他の回路の構成は独立して設計可能である。動作速度測定回路を配設する領域は、チップ内の他の集積回路設計領域から独立した領域とすると、他の回路設計の自由度が向上する。この独立した領域は従来、空白とせざるを得なかった半導体チップ上の角部の領域とすると回路設計の自由度がさらに向上する。
請求項（抜粋）：
1個の入力端子と、前記入力端子に接続され、入力された信号に所定の伝搬遅延時間を生じさせる、同一種類の複数個の論理ゲートが直列に接続された第一の経路と、前記入力端子に接続され、入力された信号に前記所定の伝搬遅延時間と比較して十分に小さい伝搬遅延時間を生じさせる、前記第一の経路と同一種類の整数個の論理ゲートが直列に接続された第二の経路と、前記第一の経路を伝搬してきた第一の信号と前記第二の経路を伝搬してきた第二の信号とのうちいずれかを選択する選択手段と、前記選択手段により選択された信号を出力する少なくとも1個の出力端子とを備えたことを特徴とする動作速度測定回路。
IPC (5件)：
G01R 31/28
, H01L 21/66
, H01L 21/82
, H01L 27/04
, H01L 21/822
G01R 31/28 V
, H01L 21/82 T
, H01L 27/04 T
