特許

J-GLOBAL ID：200903036416360960

半導体装置の製造方法

発明者： 井内 真 ,  本間 哲哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-000145
公開番号（公開出願番号）：特開平6-204332
出願日： 1993年01月05日
公開日（公表日）： 1994年07月22日
要約：

【要約】【目的】半導体装置の溝構造を有する素子分離構造体の形成工程において工程数削減および特性変動の低下を可能とすること。【構成】溝を形成した後に、溝底面にのみ底面酸化シリコン膜14が存在する構造にした後に、液相成長法等の酸化シリコン膜上には堆積するがシリコン上には堆積しない選択成長法で絶縁膜好ましくは酸化シリコン膜15で溝内を充填する。

請求項（抜粋）：

半導体基板の表面部に溝を形成する工程と、選択的に前記溝の底部に表面が親水性の第1の絶縁膜を形成する工程と、前記第1の絶縁膜の表面に第2の絶縁膜を選択成長して前記溝を埋める工程とにより素子分離構造体を形成する工程を有することを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (4件)

• 特開平4-263430
  
• 特開平4-272410
  
• 特開昭64-033417
  
• 特開昭60-216010