特許
J-GLOBAL ID：200903036425047647
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-003543
公開番号（公開出願番号）：特開平10-199900
出願日： 1997年01月13日
公開日（公表日）： 1998年07月31日
要約：
【要約】【課題】 PHS(プレーテッドヒートシンク)構造の半導体装置では、半導体基板と金属膜との熱膨張率の差によりマウント時に反りが発生し、マウント用半田の厚さの不均一による熱抵抗の不均一が生じ、半導体装置の特性劣化が生じる。【解決手段】 GaAs基板2の裏面にAuメッキ膜5を有するPHS構造のFETチップ1において、FETチップ1の周辺部2aの基板厚さを、中央部2bに比べて薄く形成する。マウントされたFETチップに反りが発生した場合でも、周辺部2aの熱抵抗を中央部2bと同程度に低減することが可能となり、半導体装置の全体の熱抵抗を均一化して均一な素子温度分布を保つ。高出力のGaAsFETにおいても十分な信頼性のある半導体装置を得ることが可能となる。
請求項（抜粋）：
表面に半導体素子が形成された半導体基板の裏面に、比較的に厚く金属膜が形成されているプレーテッドヒートシンク構造を有する半導体装置において、前記半導体素子が形成されている領域の一部を含む半導体基板の周辺部の基板厚が中央部に比べて薄く形成されていることを特徴とする半導体装置。
FI (2件)：
H01L 21/52 A
, H01L 21/52 E
