特許
J-GLOBAL ID:200903036478678975

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願平8-141267
公開番号(公開出願番号):特開平9-326440
出願日: 1996年06月04日
公開日(公表日): 1997年12月16日
要約:
【要約】【課題】 同一基板上において、SAC法を適用したMOSTrの形成とサリサイド法を適用したMOSTrの形成とを合理的に行う手順を提供する。【解決手段】 半導体基板11上の第1領域11aにオフセット絶縁膜17a付のゲート電極16を形成し、第2領域11bにシリコンパターン14bを形成する。オフセット絶縁膜17a及びシリコンパターン14bをマスクにして、半導体基板11に不純物を導入する。オフセット絶縁膜17a,ゲート電極16及びシリコンパターン14bの側壁にサイドウォール19を形成し、不純物の活性化熱処理を行う。サリサイド法によって、半導体基板11及びシリコンパターン14bの表面層にシリサイド層を形成し、第2領域11bにシリコンパターン14bとシリサイド層とからなるゲート電極を形成する。半導体基板11上に層間絶縁膜を成膜し、層間絶縁膜を選択的にエッチングしてシリサイド層に達するコンタクトホールを形成する。
請求項(抜粋):
半導体基板上の第1領域に上部がオフセット絶縁膜で覆われたゲート電極を形成し、当該半導体基板上の第2領域にゲート電極になるシリコンパターンを形成する第1工程と、前記オフセット絶縁膜と前記ゲート電極との側壁及び前記シリコンパターンの側壁に絶縁性のサイドウォールを形成すると共に、前記オフセット絶縁膜と前記シリコンパターンとをマスクに用いるかまたは前記オフセット絶縁膜と前記シリコンパターンと前記サイドウォールとをマスクに用いて前記半導体基板の表面層にソース拡散層及びドレイン拡散層を形成するための不純物を導入する第2工程と、前記不純物の活性化熱処理を行う第3工程と、セルフアラインシリサイド法によって、前記半導体基板の露出表面層及び前記シリコンパターンの表面層にシリサイド層を形成し、前記第2領域に前記シリコンパターンと当該シリサイド層とからなるゲート電極を形成する第4工程と、前記半導体基板上に、前記オフセット絶縁膜及び前記サイドウォールに対してエッチング選択性を有する材料からなる層間絶縁膜を成膜し、当該層間絶縁膜に当該半導体基板表面の前記シリサイド層に達するコンタクトホールを形成する第5工程とを行い、前記第1領域と前記第2領域とに、それぞれMOSトランジスタを形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301
FI (2件):
H01L 27/08 321 E ,  H01L 21/28 301 S

前のページに戻る