特許
J-GLOBAL ID：200903036478738200
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-337636
公開番号（公開出願番号）：特開平5-036989
出願日： 1991年11月26日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 本発明の目的は寄生容量の減少、リーク電流の減少、ブレークダウン電流の減少、ナローチャンネル効果の防止を図ることである。【構成】 シリコン基板1上に厚い絶縁膜9を被着し、絶縁膜9上のシリコン膜がドレイン10a,ソース10b,チャンネル11を提供している。浮遊ゲート4は第1ゲート絶縁膜3上に設けられ、制御ゲート6は第2ゲート絶縁膜5上に設けられている。ドレイン10a,ソース10b,チャンネル11が厚い絶縁膜9上に設けられているので、寄生容量は無視でき、基板1へのリーク電流は発生しない。また、書き込み時にブレークダウンが発生しても基板1に流出せず、フィールド酸化膜がバーズビークはチャンネル11に影響与えない。
請求項（抜粋）：
半導体基板上方に形成された浮遊ゲート電極と、浮遊ゲート電極上方に設けられた制御ゲート電極とを有する不揮発性半導体記憶装置において、半導体基板の主面を被う第1絶縁膜と、該第1絶縁膜上の半導体膜中に形成されたソース領域とチャンネル領域とドレイン領域と、チャンネル領域上の第1ゲート絶縁膜と、該第1ゲート絶縁膜上に設けられた上記浮遊ゲートと、該浮遊ゲート上に形成された第2ゲート絶縁膜と、第2ゲート絶縁膜上に設けられた上記制御ゲート電極を含む薄膜メモリトランジスタを備えた不揮発性半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
