特許
J-GLOBAL ID：200903036487947172
セルフリフレッシュによるDRAMの電力管理装置および方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-065555
公開番号（公開出願番号）：特開平6-282984
出願日： 1993年03月24日
公開日（公表日）： 1994年10月07日
要約：
【要約】【目的】 電力消費を極限まで削減したDRAMシステムを提供する。【構成】 DRAM30は、セルフリフレッシュのために必要でないDRAM上の回路群134から電力を取り去り、セルフリフレッシュのために必要な他の回路群120をリフレッシュサイクルに時間的に相対的にターンオン・オフさせる電力管理回路56を備えている。前記電力管理回路56はカウンタ108と、前記カウンタの2進数出力を復号する簡単なデコーダ回路112及び114とを含む。
請求項（抜粋）：
コンピュータシステムであって:A.前記コンピュータシステムの処理を実行する中央演算処理装置、B.前記中央演算処理装置によって処理すべきデータと、前記データの処理のための前記中央演算処理装置において使用されるべき命令とを保有するメモリ、C.前記中央演算処理装置に付随して前記中央演算処理装置による前記メモリへのアクセスを制御するために、前記メモリに対してスリープモードを指示する信号を発生するメモリコントローラ、及びD.メモリセルのアレイを含むダイナミックランダムアクセスメモリ部を有する前記メモリであって、前記セルがダイナミック型のものであり前記セル中に記憶されているデータを保持するために一定の頻度でセルをグループ毎にリフレッシュすることが必要なものであり、前記ダイナミックランダムアクセスメモリ部が前記メモリセルのリフレッシュをサポートするために動作することが必要な第1の回路群と前記メモリセルのリフレッシュの間に電力を取り去っても構わない第2の回路群とを含み、前記ダイナミックランダムアクセスメモリ部が更にスリープモードを指示する信号に応答して前記第1の回路群を本質的にセルの1グループのリフレッシュ時のみに動作させ、前記第2の回路群から電力を取り去ることによって前記メモリセルのセルフリフレッシュを実現するように動作するようになった前記メモリ、を含むコンピュータシステム。
IPC (3件)：
G11C 11/406
, G06F 1/32
, G06F 12/00 550
G11C 11/34 363 F
, G06F 1/00 332 Z
