特許
J-GLOBAL ID：200903036488944851
半導体メモリ装置及び初期化方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-027335
公開番号（公開出願番号）：特開平6-223561
出願日： 1993年01月22日
公開日（公表日）： 1994年08月12日
要約：
【要約】[目的]半導体メモリ装置におけるメモリセルへの初期化データの書込を簡単かつ短時間で行う。[構成]初期化が行われる時は、初期化制御部24よりHレベルの初期化モード信号DFTが発生されることによって、センスアンプ駆動回路20はセンスアンプ駆動信号PC,NCをハイインピーダンス状態とし、イコライズ制御信号発生部22はイコライズ制御信号φEをHレベルのままに維持し、ビット線駆動回路26はプリチャージ給電線BLRをVcc(Hレベル)もしくはVSS(Lレベル)となる。これにより、メモリセル・アレイでは、各行のセンスアンプSAi の動作が止められ、かつプリチャージ回路PRi のトランジスタTR3,TR4,TR5がオンしている状態の下で、プリチャージ給電線BLRの電圧VccもしくはVssがトランジスタTR1,TR2 を介して両ビット線BLi,BLi-に供給される。かかる状態の下で、指定された列のワード線WLj が活性化される。
請求項（抜粋）：
情報を記憶するメモリセルと、前記メモリセルを選択するワード線と、前記メモリセルに何れか一方が接続された相補ビッ線対を備え、前記相補ビット線対の相補的な論理値によって前記メモリセルに対する情報の読み出し動作または書き込み動作を行う半導体メモリ装置において、前記相補ビット線対の双方をハイレベルまたはローレベルの同一論理値とする初期化手段を有する半導体メモリ装置。
IPC (2件)：
G11C 11/401
, G11C 29/00 303
