特許

J-GLOBAL ID：200903036507482317

液晶投写型映像表示装置の信号処理回路

発明者： 三原 知浩
出願人/特許権者： 株式会社高度映像技術研究所
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223031
公開番号（公開出願番号）：特開平5-064116
出願日： 1991年09月03日
公開日（公表日）： 1993年03月12日
要約：

【要約】【構成】 液晶投写型映像表示装置に含まれる液晶パネルを駆動するための信号処理回路であって、デジタル映像信号を入力し、N層(N=2,3,...)に多層展開を行って、動作周波数を1/Nとした出力を得る多層展開処理部6と、多層展開処理部6から得られる各々の出力について、乗算器81A〜81Fにおいて、タイミング信号に基づいて各アドレスセレクト83A〜83Fによって選択された各補正メモリ82A〜82Fのアドレスから出力されるシェーディング補正情報を乗算してシェーディング補正を独立に行う補正手段とを具備した。【効果】 本発明によれば、多層展開処理部6の各層出力にそれぞれ独立にシェーディング補正を施すよう構成してあるので、動作周波数を低くすることができ、水平,垂直に任意に分割したブロック単位のシェーディング補正を容易に行うことができる。

請求項（抜粋）：

液晶投写型映像表示装置に含まれる液晶パネルを駆動するための信号処理回路であって、デジタル映像信号を入力し、N層(N=2,3,...)に多層展開を行って、動作周波数を1/Nとした出力を得る多層展開手段と、各々複数個のシェーディング補正手段を格納した複数個の補正メモリと、タイミング信号に基づいて前記複数個の補正メモリの各々に対して複数個のシェーディング補正情報のアドレスから該当アドレスを選定する信号を出力する複数個のアドレスセレクトと、前記複数個の補正メモリの各々からとり出した前記アドレスセレクトによって選択されたアドレスのシェーディング補正情報を、前記多層展開手段から得られる各々の出力に乗算する複数個の乗算器とを具えたことを特徴とする液晶投写型映像表示装置の信号処理回路。

IPC (4件)：

H04N 5/74 ,  G09G 3/36 ,  H04N 9/30 ,  H04N 9/31