特許
J-GLOBAL ID：200903036523745395
電気的に書込および消去可能な半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-308070
公開番号（公開出願番号）：特開平5-145079
出願日： 1991年11月22日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 フラッシュEEPROMにおいて、ソース拡散領域とチャネルストッパ領域とを離隔して形成することによって、データの書換え回数を向上させる。【構成】 p型シリコン基板1の主表面に素子分離酸化膜2を形成し、この素子分離酸化膜2の下に、チャネルストッパ領域25を形成する。そして、隣合う素子分離酸化膜2に挟まれた領域に、チャネル領域を規定するようにn+ 型不純物拡散領域8aとn- 型不純物拡散領域8bとが形成されており、このチャネル領域の上には第1の誘電体膜3を介してフローティングゲート4が形成されている。また、このフローティングゲート電極4の上には層間絶縁層5を介してコントロールゲート電極6が形成されている。この場合において、チャネルストッパ領域25とn+ 型不純物拡散領域8aおよびn- 型不純物拡散領域8bとは離隔して形成されている。
請求項（抜粋）：
電気的に書込および消去が可能な半導体記憶装置であって、主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面上に形成された分離酸化膜と、前記分離酸化膜の下に形成された第1導電型のチャネルストッパ領域と、前記分離酸化膜によって相互に分離された複数個のメモリセルとを備え、前記メモリセルの各々は、前記半導体基板の主表面上にチャネル領域を規定するように互いに間隔を隔てて形成された第1と第2の第2導電型の不純物領域と、前記チャネル領域の上に第1の誘電体膜を介在して形成された電荷蓄積電極と、前記電荷蓄積電極の上に第2の誘電体膜を介在して形成された制御電極とを含み、前記第1の不純物領域は前記チャネルストッパ領域から離隔して形成されている、電気的に書込および消去可能な半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
