特許

J-GLOBAL ID：200903036538073466

半導体装置およびその製造方法

発明者： 大越 克明 ,  東本 正之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-264356
公開番号（公開出願番号）：特開2002-076308
出願日： 2000年08月31日
公開日（公表日）： 2002年03月15日
要約：

【要約】【課題】 膜厚を0.4nm以下に減少させてもリーク電流の少ないSiN膜、およびかかるSiN膜をキャパシタ絶縁膜に使った半導体装置を提供する。【解決手段】 減圧CVD装置において、Si基板を熱窒化して形成したSiN膜上に、アンモニア系ガスとSiCl4とを、それぞれNおよびSiの原料として供給し、650°C以下、550°C以上の温度においてCVD-SiN膜を堆積する。

請求項（抜粋）：

基板と、前記基板上に形成された活性素子と、前記基板上に、前記活性素子に電気的に接続されて形成されたキャパシタとよりなる半導体装置において、前記キャパシタは、屈折率が約1.90のSiN膜よりなるキャパシタ絶縁膜を有することを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  C23C 16/34 ,  H01L 21/318

FI (4件)：

C23C 16/34 ,  H01L 21/318 M ,  H01L 27/10 651 ,  H01L 27/10 621 B

Fターム (38件)：

4K030AA03 ,  4K030AA06 ,  4K030AA13 ,  4K030BA40 ,  4K030FA10 ,  4K030HA04 ,  4K030JA06 ,  4K030JA10 ,  4K030LA15 ,  5F058BA11 ,  5F058BA20 ,  5F058BC08 ,  5F058BE01 ,  5F058BF04 ,  5F058BF24 ,  5F058BF30 ,  5F058BF37 ,  5F058BF64 ,  5F058BJ01 ,  5F083AD21 ,  5F083AD48 ,  5F083AD60 ,  5F083JA19 ,  5F083JA33 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR15 ,  5F083PR21 ,  5F083PR23 ,  5F083PR43 ,  5F083PR44 ,  5F083PR46 ,  5F083PR53 ,  5F083PR54 ,  5F083PR56 ,  5F083ZA06 ,  5F083ZA12