薄膜トランジスタ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：高橋勇
公報種別：公開公報
出願番号（国際出願番号）：特願2000-188727
公開番号（公開出願番号）：特開2002-009295
出願日： 2000年06月23日
公開日（公表日）： 2002年01月11日
要約：

【要約】【課題】イオンのチャネリングに起因するトランジスタ特性の劣化を抑制することのできる薄膜トランジスタを提供すること。【解決手段】基板1上に形成されたソース・ドレイン領域2a及びチャネル領域2bを有する結晶化シリコン膜2と、この結晶化シリコン膜2上に形成されたゲート絶縁膜3と、このゲート絶縁膜3上に形成されたゲート電極4とを備える薄膜トランジスタ10にて、ゲート電極4に非晶質層5及び結晶質層6を設けること。

請求項（抜粋）：

基板上に形成されたソース・ドレイン領域及びチャネル領域を有する結晶化シリコン膜と、当該結晶化シリコン膜上に形成されたゲート絶縁膜と、当該ゲート絶縁膜上に形成されたゲート電極とを備える薄膜トランジスタであって、前記ゲート電極に、非晶質層及び結晶質層を設けることを特徴とした薄膜トランジスタ。

IPC (5件)：

H01L 29/786 , H01L 21/20 , H01L 21/28 301 , H01L 29/43 , H01L 21/336

FI (6件)：

H01L 21/20 , H01L 21/28 301 A , H01L 29/78 617 L , H01L 29/62 G , H01L 29/78 616 L , H01L 29/78 617 M

Fターム (63件)：

4M104AA09 , 4M104BB01 , 4M104BB37 , 4M104BB40 , 4M104CC05 , 4M104DD43 , 4M104DD78 , 4M104DD81 , 4M104FF13 , 4M104GG09 , 5F052AA02 , 5F052DA02 , 5F052DB02 , 5F052DB03 , 5F052JA01 , 5F110AA26 , 5F110AA30 , 5F110BB02 , 5F110BB04 , 5F110BB05 , 5F110BB10 , 5F110CC02 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110DD25 , 5F110EE05 , 5F110EE08 , 5F110EE09 , 5F110EE12 , 5F110EE14 , 5F110EE41 , 5F110EE45 , 5F110FF02 , 5F110FF09 , 5F110FF12 , 5F110FF29 , 5F110FF30 , 5F110FF32 , 5F110FF36 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG26 , 5F110GG32 , 5F110GG35 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ12 , 5F110HJ13 , 5F110HJ18 , 5F110HJ23 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110NN23 , 5F110NN27 , 5F110NN36 , 5F110PP27 , 5F110PP35 , 5F110QQ11 , 5F110QQ25

引用特許：

出願人引用 (8件)

液晶表示装置
公報種別：公開公報出願番号：特願平7-049489 出願人：株式会社東芝
特開平3-055850
特開平2-025072

全件表示

審査官引用 (8件)

液晶表示装置
公報種別：公開公報出願番号：特願平7-049489 出願人：株式会社東芝
特開平3-055850
特開平2-025072

全件表示

前のページに戻る