薄膜トランジスタアレイ基板およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-386628
公開番号（公開出願番号）：特開2002-190598
出願日： 2000年12月20日
公開日（公表日）： 2002年07月05日
要約：

【要約】【課題】液晶表示装置等に用いられる薄膜トランジスタアレイ基板の製造工程を増加させることなく、特性に優れ、不良率の低い薄膜トランジスタアレイ基板およびその製造方法を提供する。【解決手段】グレイトーン露光技術を用いて、部分的に厚さの異なる配線を工程数を増加させることなく形成する。走査線や信号線といった電気配線の交差する部分において、配線段差が低減されるため、絶縁膜の段差被覆性が改善し、配線間の短絡や断線等の不良が低減される。また、ゲート絶縁膜を従来よりも薄くすることが可能となるので、薄膜トランジスタのON電流が増加する。

請求項（抜粋）：

絶縁表面を有する基板上に、走査線と、前記走査線と交差した信号線と、前記走査線と前記信号線の交差する部分に配置され、走査線に接続されたゲート電極とゲート絶縁膜と半導体膜と信号線に接続されたソース電極とドレイン電極を具備する薄膜トランジスタと、前記薄膜トランジスタのドレイン電極に接続された画素電極を具備する薄膜トランジスタアレイ基板において、前記ゲート電極を兼ねる前記走査線が少なくとも2つの膜厚を有し、前記走査線のうち少なくとも薄膜トランジスタのチャネル部に対応する部分の膜厚が、他の部分に比べ薄いことを特徴とする薄膜トランジスタアレイ基板。

IPC (6件)：

H01L 29/786 , G02F 1/1368 , G09F 9/30 330 , G09F 9/30 338 , H01L 21/3213 , H01L 21/768

FI (7件)：

G02F 1/1368 , G09F 9/30 330 Z , G09F 9/30 338 , H01L 29/78 617 J , H01L 21/88 C , H01L 21/90 W , H01L 29/78 612 C

Fターム (88件)：

2H092JA25 , 2H092JA26 , 2H092JA28 , 2H092JA38 , 2H092JA42 , 2H092JA44 , 2H092JB13 , 2H092JB23 , 2H092JB32 , 2H092JB33 , 2H092JB38 , 2H092KA07 , 2H092MA05 , 2H092MA07 , 2H092MA08 , 2H092MA12 , 2H092MA27 , 2H092MA35 , 2H092MA37 , 2H092MA41 , 2H092NA27 , 2H092PA06 , 5C094AA42 , 5C094AA43 , 5C094BA03 , 5C094BA27 , 5C094BA31 , 5C094BA43 , 5C094CA19 , 5C094DA15 , 5C094EA04 , 5C094EA07 , 5C094EB02 , 5C094JA08 , 5F033GG04 , 5F033HH08 , 5F033HH09 , 5F033HH17 , 5F033HH18 , 5F033HH19 , 5F033HH20 , 5F033HH21 , 5F033KK08 , 5F033KK09 , 5F033KK17 , 5F033KK18 , 5F033KK19 , 5F033KK20 , 5F033MM20 , 5F033MM28 , 5F033NN21 , 5F033QQ01 , 5F033VV06 , 5F033VV15 , 5F033XX02 , 5F033XX31 , 5F110AA01 , 5F110AA03 , 5F110AA26 , 5F110BB02 , 5F110CC01 , 5F110CC07 , 5F110DD02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE25 , 5F110EE37 , 5F110EE44 , 5F110FF03 , 5F110FF30 , 5F110GG02 , 5F110GG15 , 5F110GG24 , 5F110GG45 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110HK35 , 5F110HL07 , 5F110NN04 , 5F110NN24 , 5F110NN35 , 5F110NN72

前のページに戻る