特許

J-GLOBAL ID：200903036563352914

半導体装置の製造方法

発明者： 土屋 賀子
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-066569
公開番号（公開出願番号）：特開平7-249594
出願日： 1994年03月10日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 段差が小さくて多層配線の信頼性が高く、また、面積が大きくてコンタクトの信頼性も高いコンタクト孔を自己整合的に形成する。【構成】 SiO2 膜14から成る側壁をポリサイド膜12及びSiO2 膜13に形成し、Si基板の表面に薄いSiO2 膜21を形成した後、コンタクト孔17の形成領域をレジスト22で覆う。そして、レジスト22以外の部分にSiO2 膜23を選択成長させ、レジスト22を除去した後、SiO2 膜13、14、21、23の全面をエッチングする。このため、エッチング量が少なくてよく、コンタクト孔17の内壁面にSiO2 膜23が残ることもない。

請求項（抜粋）：

半導体基板上の導電膜と、この導電膜上の第1の絶縁膜とを、配線のパターンに加工する工程と、前記導電膜及び前記第1の絶縁膜に、第2の絶縁膜から成る側壁を形成する工程と、前記第1及び第2の絶縁膜から露出している前記半導体基板の表面に、前記第1及び第2の絶縁膜よりも薄い第3の絶縁膜を形成する工程と、前記半導体基板に対して形成すべきコンタクト孔を含む領域を覆うマスク層を、前記第1〜第3の絶縁膜上に形成する工程と、前記マスク層に覆われていない前記第1〜第3の絶縁膜上に、第4の絶縁膜を選択的に形成する工程と、前記マスク層を除去した後、前記第1〜第4の絶縁膜の全面をエッチングし、前記マスク層に覆われていた前記第3の絶縁膜を除去して、前記コンタクト孔を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/90 C ,  H01L 29/78 301 Y