特許

J-GLOBAL ID：200903036660707743

半導体チップの製造方法および半導体チップならびに半導体モジュール、電子機器

発明者： 佐藤 英一
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-371188
公開番号（公開出願番号）：特開2001-189414
出願日： 1999年12月27日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 ワイヤを用いずに積層した半導体チップを直接接続し、導通経路の短縮により信号の遅延を防止する。【解決手段】 チップ本体の表面14に電極16を形成した後、前記チップ本体の裏面22から前記電極16が露出するまで縦穴24を掘り下げる。そして前記縦穴24内に露出したタングステン18から前記チップ本体の裏面22へと金属配線30を引き出す。このように半導体チップを構成すれば、電極16が形成された表面14から裏面22へは縦穴24を経由して金属配線30が最短で引き回される。このため金属配線30に他の半導体チップ等を接続すれば、電極16との最短で接続がなされるので信号の遅延が生じるのを防止することができる

請求項（抜粋）：

チップ本体の表面に電極を形成した後、前記チップ本体の裏面から前記電極が露出するまで縦穴を掘り下げ、前記縦穴内に露出した前記電極から前記チップ本体の裏面へと金属配線を引き出したことを特徴とする半導体チップの製造方法。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/3205

FI (2件)：

H01L 25/08 Z ,  H01L 21/88 J

Fターム (26件)：

5F033HH09 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ09 ,  5F033KK09 ,  5F033KK18 ,  5F033KK19 ,  5F033KK33 ,  5F033MM23 ,  5F033MM30 ,  5F033NN38 ,  5F033PP12 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS04 ,  5F033SS11 ,  5F033XX27

引用特許：

審査官引用 (1件)

• 特開平1-108730