特許
J-GLOBAL ID：200903036699240427
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-238356
公開番号（公開出願番号）：特開2000-068501
出願日： 1998年08月25日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】 更なる微細化を進める場合であっても、短チャネル効果を抑制しうる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板10と、半導体基板上に形成されたゲート絶縁膜12と、ゲート絶縁膜上に形成されたゲート電極15と、ゲート電極の両側の半導体基板内に形成されたソース/ドレイン拡散層18と、ソース/ドレイン拡散層間の半導体基板内に形成され、半導体基板の深さ方向に沿った不純物濃度分布が半導体基板表面で最も高いチャネル不純物層20とを有し、チャネル不純物層20に導入された不純物の面密度は、半導体基板の表面から10nm以下の深さの範囲内で、1×1012cm-2以上である。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース/ドレイン拡散層と、前記ソース/ドレイン拡散層間の前記半導体基板内に形成され、前記半導体基板の深さ方向に沿った不純物濃度分布が前記半導体基板表面で最も高いチャネル不純物層とを有し、前記チャネル不純物層に導入された不純物の面密度は、前記半導体基板の表面から10nm以下の深さの範囲内で、1×1012cm-2以上であることを特徴とする半導体装置。
Fターム (13件)：
5F040DA00
, 5F040DA06
, 5F040DC01
, 5F040EC04
, 5F040EC07
, 5F040EF02
, 5F040EF11
, 5F040FA03
, 5F040FA05
, 5F040FA19
, 5F040FB02
, 5F040FB04
, 5F040FC14
