特許
J-GLOBAL ID：200903036700438244
半導体メモリ装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平4-224227
公開番号（公開出願番号）：特開平5-218333
出願日： 1992年08月24日
公開日（公表日）： 1993年08月27日
要約：
【要約】 (修正有)【目的】 半導体メモリ装置およびその製造方法を提供する。【構成】 半導体メモリ装置の製造方法は半導体基板上に第1導電層46を形成する工程、前記第1導電層上に第1の第1物質層からなる第1パターン70を形成する工程、結果物上に第1の第2物質層からなる第1の側壁スペーサ80aを形成する工程、前記第1の側壁スペーサを食刻マスクとして前記第1の側壁スペーサ下部に形成されている物質層を食刻する工程を含むキャパシタの製造工程を含む。【効果】 高集積化および高信頼度の半導体メモリ装置製造を可能にする。
請求項（抜粋）：
半導体基板の表面を基準としたとき、ネガティブでない傾斜(θ≧90°)を有する側壁を備えるストリッジ電極を含むキャパシタを含む半導体メモリ装置。
IPC (2件)：
引用特許：
前のページに戻る
