特許
J-GLOBAL ID：200903036740097350
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-326245
公開番号（公開出願番号）：特開平6-151459
出願日： 1992年11月12日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 スタガ型の薄膜トランジスタにおいて、ソース・ドレイン電極間に不要な金属シリサイドが形成されないようにする。【構成】 絶縁基板11の上面全体に下地絶縁膜12を堆積し、その上面全体にソース・ドレイン電極形成用の金属薄膜13を堆積し、その上面のソース・ドレイン電極形成領域に対応する部分にフォトレジストパターン14を形成する。次に、フォトレジストパターン14をマスクとして金属薄膜13および下地絶縁膜12を連続してエッチングする。この場合、2つのソース・ドレイン電極15間における下地絶縁膜12上に金属薄膜13の一部が残ったとしても、この部分における絶縁下地層12をエッチングして除去しているので、絶縁下地層12上に残存した金属薄膜13を完全に除去することができる。したがって、2つのソース・ドレイン電極15間における絶縁基板11上に不要な金属シリサイドが形成されることがない。
請求項（抜粋）：
絶縁基板上に絶縁下地層を堆積し、該絶縁下地層上に金属薄膜を堆積し、該金属薄膜をドライエッチングして所定の金属薄膜パターンを形成し、次いで前記絶縁下地層を少なくともその表面層が除去されるようにエッチングし、この後シリコン半導体薄膜を堆積することを特徴とする薄膜トランジスタの製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
